福州達內嵌入式開發培訓費用高嗎?嵌入式開發技術是一個新興的行業，國內高校并未開設嵌入式相關課程想要邁入行業只能自學或培訓。學費大約在1w5-2w左右，而通過參加機構系統教學的嵌入式人才技能掌握更加扎實，備受企業的青睞。想要學習嵌入式開發技術推薦業內就業情況良好的達內培訓機構，達內以課堂實錄的方式撰寫。覆蓋知識體系;記錄授課的點點滴滴，內容詳盡、透徹、系統，可以作為參考性。

嵌入式微處理器體系結構

邏輯電路基礎

(1)根據電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。

(2)組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路的狀態無關。常用的邏輯電路有譯碼器和多路選擇器等。

(3)時序邏輯電路：電路任一時刻的輸出不僅與該時刻的輸入有關，而且還與該時刻電路的狀態有關。因此，時序電路中必須包含記憶元件。觸發器是構成時序邏輯電路的基礎。常用的時序邏輯電路有寄存器和計數器等。

(4)真值表、布爾代數、摩根定律、門電路的概念。

(5)NOR(或非)和NAND(與非)的門電路稱為全能門電路，可以實現任何一種邏輯函數。

(6)譯碼器：多輸入多輸出的組合邏輯網絡。

每輸入一個n位的二進制代碼，在m個輸出端中較多有一個有效。

當m=2n是，為全譯碼;當m《2n時，為部分譯碼。

(7)由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅動LED時，較多采用低電平驅動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學特性來顯示字符。

(8)時鐘信號是時序邏輯的基礎，它用于決定邏輯單元中的狀態合適更新。同步是時鐘控制系統中的主要制約條件。

(9)在選用觸發器的時候，觸發方式是必須考慮的因素。觸發方式有兩種：

電平觸發方式：具有結構簡單的有點，常用來組成暫存器。

邊沿觸發方式：具有很強的抗數據端干擾能力，常用來組成寄存器、計數器等。

總線電路及信號驅動

(1)總線是各種信號線的集合，是嵌入式系統中各部件之間傳送數據、地址和控制信息的公共通路。在同一時刻，每條通路線路上能夠傳輸一位二進制信號。按照總線所傳送的信息類型，可以分為：數據總線(DB)、地址總線(AB)和控制總線(CB)。

(2)總線的主要參數：

總線帶寬：一定時間內總線上可以傳送的數據量，一般用MByte/s表示。

總線寬度：總線能同時傳送的數據位數(bit)，即人們常說的32位、64位等總線寬度的概念，也叫總線位寬。總線的位寬越寬，總線每秒數據傳輸率越大，也就是總線帶寬越寬。

總線頻率：工作時鐘頻率以MHz為單位，工作頻率越高，則總線工作速度越快，也即總線帶寬越寬。

總線帶寬 = 總線位寬×總線頻率/8， 單位是MBps。

常用總線：ISA總線、PCI總線、IIC總線、SPI總線、PC104總線和CAN總線等。

(3)只有具有三態輸出的設備才能夠連接到數據總線上，常用的三態門為輸出緩沖器。

(4)當總線上所接的負載超過總線的負載能力時，必須在總線和負載之間加接緩沖器或驅動器，較常用的是三態緩沖器，其作用是驅動和隔離。

(5)采用總線復用技術可以實現數據總線和地址總線的共用。但會帶來兩個問題：

A、需要增加外部電路對總線信號進行復用解耦，例如：地址鎖存器。

B、總線速度相對非復用總線系統低。

(6)兩類總線通信協議：同步方式、異步方式。

(7)對總線仲裁問題的解決是以優先級(優先權)的概念為基礎。